Как расшифровать декодирование -затемнение вывода
sed 's|[\t][\t][\t]*||g' file.txt
Это приведет к удалению всех экземпляров двух или более вкладок, но не повлияет на экземпляры одиночных вкладок.
Если вы подтвердили, что у вас есть нужный результат, и вы хотите отредактировать файл на месте, вы можете добавить -i'
sed -i 's|[\t][\t][\t]*||g' file.txt
Я протестировал это с файлом, содержащим экземпляры 1, 2, 3, 4 и 5 вкладок, он удалил экземпляры нескольких вкладок, оставив только экземпляры отдельных вкладок. Он эффективно удаляет любой экземпляр двух вкладок, за которыми следует 0 или более вкладок.
Чтобы подтвердить, я добавил еще несколько строк с экземплярами нескольких вкладок и отдельных вкладок к тому, что у вас есть в вашем вопросе:
Файл сcat -vet(Не беспокойтесь о $, это просто конец строки. Если вы используете cat -vT, у него нет $для окончания строки :
M^I^I^I^I^IJaghoub$
askdjfkasdf^I^Iksajk^I^Ijklsajkd$
klasjdfj^I^I^Ikljkasjdf^Ijaljkdsf$
asdkfj^I^I^Iklkljasdf^I^Ilkjkasdf$
sadfjkl^Ikjljas^Ikkjk^Ilkjlkj$
Выход:
MJaghoub$
askdjfkasdfksajkjklsajkd$
klasjdfjkljkasjdf^Ijaljkdsf$
asdkfjklkljasdfkjkasdf$
sadfjkl^Ikjljas^Ikkjk^Ilkjlkj$
Как видите, удалены только экземпляры нескольких вкладок. Отдельные вкладки все еще там.
Последовательное обнаружение присутствия (SPD ), которое считывается диммами декодирования -, содержит информацию об общих физических характеристиках модуля, но НЕ о его текущем режиме работы. Чтобы проверить текущую конфигурацию частоты, войдите в BIOS и проверьте конфигурацию частоты вашей DRAM.
В зависимости от частоты, указанные задержки будут установлены в терминах «tCK», период, используемый внутри DRAM (, отличается от частоты шины, указанной для DIMM! ). В качестве примера возьмем задержку tAA, 13,750 нс. Минимальное время для tAA в пересчете на «внутренние циклы» составляет 13,750 нс/0,833 нс = 16,5 циклов (0,833 нс — TCKmin, т.е. минимальное время цикла устройства ); но полпериода не существует, поэтому мы должны безопасно установить AA на 17 циклов.
Если частота нашей памяти обозначена как 2400 МГц, мы должны сначала игнорировать «удвоенную скорость передачи данных», поскольку она хороша только для передачи по шине, и учитывать только то, что «период» (время цикла )шины составляет 1/ 1200 МГц (половина от 2400 )= 0,833 нс (, т.е. tCKmin! ). Если бы мы понизили частоту нашей памяти, это увеличило бы период внутреннего цикла. Например, если бы мы использовали частоту 2133 МГц, расчет стал бы следующим: 13,750 нс / 0,937 нс = 14,67 ~, поэтому мы установили AA равным 15 циклам. В DDR 1866 13,750 нс / 1,071 нс = 12,82, поэтому мы установили AA на 13 циклов. В DDR 1600 13,750 нс / 1,25 нс = 11, поэтому мы установили AA на 11 циклов.
И это именно те тайминги, которые показаны для tAA в Timeing Standard Speeds, представленные как «циклы» устройства. Вы можете повторить это упражнение и в другое время.